Bei Quantencomputern ist nicht nur entscheidend, wie viele Qubits ein Chip aufnehmen kann. Mit jedem zusätzlichen Qubit wachsen auch die Anforderungen an Steuerleitungen, Elektronik und Kühlung. HRL Laboratories zeigt nun, wie sich ein Teil dieser Arbeit näher an den Prozessor verlagern lässt: Ein CMOS-Controller bei 4 Kelvin führt vorbereitete Steuersignale für einen rund 150 Millikelvin kalten Silizium-Qubit-Chip aus.
Das Wichtigste in 30 Sekunden
- HRL kombiniert einen Controller bei 4 K, ein supraleitendes Bandkabel und einen Silizium-Qubit-Chip bei rund 150 mK.
- Die Architektur soll Verdrahtung und laufende Kommunikation mit dem Raumtemperatur-System verringern, nicht den Kryostaten oder das Auslesen überflüssig machen.
- Der Chip ist für bis zu 18 Exchange-only-Qubits konfigurierbar; der Distanz-5-Repetition-Code lief mit sieben Qubits.
- Gezeigt wurden begrenzte Fehlercode-Experimente. Ein universeller, fehlertoleranter oder marktreifer Quantencomputer ist damit nicht belegt.
Warum die Steuerung zum Engpass wird
Ein Qubit lässt sich nicht einfach wie ein Transistor auf einem gewöhnlichen Chip ansprechen. Es braucht präzise, zeitlich abgestimmte Signale und eine Umgebung, die extrem kalt bleibt. Werden viele dieser Signale aus einem Raumtemperatur-Rack in den Kryostaten geführt, entstehen zwei Probleme zugleich: Die Verkabelung wird dichter, und jede Verbindung kann Wärme in empfindliche Stufen eintragen. Diesen Engpass nimmt die neue Architektur in den Blick.
Die am 29. Juli 2026 in Nature veröffentlichte Arbeit beschreibt eine integrierte Silizium-QPU aus drei Bausteinen: einem kryogenen CMOS-Controller, einem supraleitenden Bandkabel und einem Chip mit 54 Quantenpunkten, der für bis zu 18 Exchange-only-Qubits konfigurierbar ist. Der Fortschritt ist damit vor allem ein Systemfortschritt. Er betrifft den Weg der Signale zwischen Elektronik und Qubits, nicht bloß eine höhere Qubit-Zahl.
Drei Temperaturstufen, drei Aufgaben
Die Temperaturangaben werden in Quantenmeldungen leicht vermischt. Für die Einordnung dieser Arbeit ist die Trennung zentral: Der Controller arbeitet nicht auf derselben Stufe wie der Qubit-Chip.
| Stufe | Bauteil | Aufgabe im HRL-Aufbau |
|---|---|---|
| Raumtemperatur | Externe Peripherie | Digitale Kommunikation, Initialisierung, statische Biases und digitalisiertes Readout |
| 4 K | Kryogener CMOS-Controller | Erzeugt die zeitvariablen Steuersignale für die Qubits |
| Rund 150 mK | Silizium-Qubit-Chip | Hier liegt laut offenem Manuskript die mittlere Elektronentemperatur des integrierten Systems |
Zwischen dem 4-K-Controller und der Millikelvin-Stufe liegt ein supraleitendes Bandkabel. Das offene Manuskript nennt 150 zeitvariable Kontrollsignale und 35 statische Bias-Signale, die über diese Verbindung geführt werden. Diese Zahlen erklären, warum die Signalführung nicht als Nebensache behandelt werden kann: Bei größeren Systemen wird sie zu einem eigenen Architekturproblem.
Was HRL mit der Integration verändert
Der Controller verlagert die Erzeugung zeitvariabler Steuersignale in die 4-K-Stufe des Kryostaten. Nach der Initialisierung kann er ein vorbereitetes Programm ohne fortlaufende Kommunikation mit dem Raumtemperatur-System ausführen. Damit muss die Raumtemperatur-Elektronik diese Signale während der Programmausführung nicht mehr laufend über den gesamten Signalweg bereitstellen.
Das ist auch der Grund, warum die Arbeit mehr Aufmerksamkeit verdient als eine reine Chipmeldung. Forschungszentrum Jülich beschreibt Kryoelektronik sowie die Nähe von Steuer- und Ausleseelektronik zu den Qubits ebenfalls als wichtige Antwort auf Verdrahtungs- und Wärmeprobleme. HRL zeigt hier einen konkreten integrierten Aufbau; Jülich liefert den unabhängigen Kontext für die Frage, warum dieser Aufbau überhaupt relevant ist.
Was „autonom“ hier tatsächlich bedeutet
HRL spricht von einem Prozessor, der „selbst läuft“. Technisch präzise heißt das: Ein zuvor kompiliertes und geladenes Programm kann nach dem Start ohne fortlaufende Raumtemperaturkommunikation ablaufen. Das ist enger als die umgangssprachliche Vorstellung eines selbstständigen Rechners.
Readout, statische Biases, Kalibrierung, Stromversorgung und der Kryostat bleiben Teil des Gesamtsystems. Auch Diagnose und die weitere Verarbeitung der ausgelesenen Daten verschwinden nicht. Die Architektur beseitigt deshalb nicht die Raumtemperatur-Peripherie, sondern reduziert eine klar abgegrenzte Abhängigkeit während der Programmausführung.
Was die Fehlercode-Experimente aussagen
Die Studie berichtet einen Distanz-5-Repetition-Code und einen Distanz-2-Fehlererkennungscode. Besonders wichtig ist die Größenordnung: Für die Distanz-5-Demonstration wurden sieben Qubits verwendet. Die Angabe „bis zu 18 Qubits konfigurierbar“ beschreibt den Aufbau des Chips, nicht einen gleichzeitig ausgeführten 18-Qubit-Universalalgorithmus.
Ein Repetition-Code kann bestimmte Fehlerstrukturen erkennen oder unterdrücken. Daraus folgt jedoch noch keine vollständige Fehlerkorrektur für beliebige Quantenalgorithmen. Die Roadmap der U.S. National Quantum Initiative und des Department of Energy trennt solche physikalischen Demonstrationen ausdrücklich von fehlertoleranten Systemen, deren logische Fehlerraten für praktische Berechnungen ausreichend klein sind. Diese Grenze bleibt bei HRL bestehen.
Der stärkste Einwand: Integration ist nicht Skalierung
Die neue Anordnung zeigt, wie sich ein Teil der Steuerung in eine kältere Systemstufe integrieren lässt. Für deutlich größere Rechner fehlt noch der Nachweis, dass diese Architektur dauerhaft mit ausreichender Qualität funktioniert. Fertigungsausbeute, Systemkosten, Energiebedarf und Zuverlässigkeit eines viel größeren Rechners bleiben damit offen. Gerade deshalb ist es sinnvoll, die Arbeit als Baustein zu lesen: Sie zeigt eine mögliche Entlastung an einer schwierigen Schnittstelle, nicht das Ende der übrigen Entwicklungsarbeit.
Was daran für Deutschland und Europa relevant ist
Für Deutschland und Europa liegt die Relevanz in der Klasse der Probleme, nicht in einer belegten direkten Übernahme der HRL-Architektur. Das Forschungszentrum Jülich arbeitet an kryogenem Qubit-Readout und -Control.
Damit rückt eine eher unsichtbare Ebene der Quantenhardware in den Vordergrund: spezialisierte Halbleiter-Systemintegration, Signalführung und Wärmehaushalt. Wer europäische Quantenkompetenz beurteilt, sollte diese Infrastruktur nicht von den Qubits trennen. Ein leistungsfähiger Prozessor braucht auch eine Steuerung, die seine physikalischen Bedingungen nicht unterläuft.
Worauf es bei den nächsten Schritten ankommt
Für die weitere Entwicklung wären vor allem belastbare Nachweise interessant, wie sich diese Art der Steuerung mit größeren Qubit-Anzahlen, stabileren Ausleseketten und umfassenderen Fehlerkorrektur verbinden lässt. Die Quellen zeigen damit, warum die Debatte über Quantencomputer nicht bei der Zahl der Qubits enden sollte.
HRLs Arbeit verschiebt den Blick auf die Verbindungen zwischen den Komponenten. Das ist weniger spektakulär als ein großer Qubit-Rekord, für skalierbare Systeme aber womöglich genauso grundlegend: Rechenleistung entsteht erst, wenn Steuerung, Kühlung und Prozessor zusammen funktionieren.
Quellen und weiterführende Informationen
- Nature: A digitally controlled silicon quantum processing unit
- arXiv: A digitally controlled silicon quantum processing unit
- HRL Laboratories: HRL demonstrates a silicon quantum processor that runs itself
- Forschungszentrum Jülich: Cryogenic Qubit Readout and Control
- U.S. National Quantum Initiative / Department of Energy: 2024 Quantum Information Science Applications Roadmap
Hinweis: Für diesen Artikel wurden KI-gestützte Recherche- und Editierwerkzeuge verwendet. Der Inhalt wurde redaktionell geprüft. Stand: 2026-07-30
